Een volledige uitleg van het chipproductieproces (2/2): van wafer tot verpakking en testen

De productie van elk halfgeleiderproduct vereist honderden processen, en het hele productieproces is verdeeld in acht stappen:waferverwerking - oxidatie - fotolithografie - etsen - dunne filmafzetting - interconnectie - testen - verpakking.

Stap 5: Dunnefilmafzetting

Om de micro-apparaten in de chip te creëren, moeten we voortdurend lagen van dunne films aanbrengen en de overtollige delen verwijderen door te etsen, en ook wat materialen toevoegen om verschillende apparaten van elkaar te scheiden. Elke transistor of geheugencel wordt stap voor stap opgebouwd via het bovenstaande proces. De ‘dunne film’ waar we het hier over hebben, verwijst naar een ‘film’ met een dikte van minder dan 1 micron (μm, een miljoenste meter) die niet met gewone mechanische verwerkingsmethoden kan worden vervaardigd. Het proces waarbij een film met de vereiste moleculaire of atomaire eenheden op een wafer wordt geplaatst, wordt "depositie" genoemd.

Om een ​​meerlaagse halfgeleiderstructuur te vormen, moeten we eerst een apparatenstapel maken, dat wil zeggen afwisselend meerdere lagen dunne metaalfilms (geleidende) en diëlektrische (isolerende) films op het oppervlak van de wafel stapelen, en vervolgens de overtollige lagen verwijderen. delen door middel van herhaalde etsprocessen om een ​​driedimensionale structuur te vormen. Technieken die kunnen worden gebruikt voor depositieprocessen zijn onder meer chemische dampdepositie (CVD), atomaire laagdepositie (ALD) en fysische dampdepositie (PVD), en methoden die deze technieken gebruiken, kunnen worden onderverdeeld in droge en natte depositie.

Chemische dampafzetting (CVD)

Bij chemische dampafzetting reageren precursorgassen in een reactiekamer om een ​​dunne film te vormen die aan het oppervlak van de wafer is bevestigd en bijproducten die uit de kamer worden gepompt. Plasma-versterkte chemische dampafzetting maakt gebruik van plasma om de reactantgassen te genereren. Deze methode verlaagt de reactietemperatuur, waardoor deze ideaal is voor temperatuurgevoelige constructies. Het gebruik van plasma kan ook het aantal afzettingen verminderen, wat vaak resulteert in films van hogere kwaliteit.

Atoomlaagafzetting (ALD)

Atoomlaagafzetting vormt dunne films door slechts een paar atomaire lagen tegelijk af te zetten. De sleutel tot deze methode is om onafhankelijke stappen te doorlopen die in een bepaalde volgorde worden uitgevoerd en een goede controle te behouden. Het coaten van het wafeloppervlak met een precursor is de eerste stap, en vervolgens worden verschillende gassen geïntroduceerd om met de precursor te reageren om de gewenste substantie op het wafeloppervlak te vormen.

Fysische dampafzetting (PVD)

Zoals de naam al aangeeft, verwijst fysieke dampafzetting naar de vorming van dunne films met fysieke middelen. Sputteren is een fysieke dampafzettingsmethode waarbij argonplasma wordt gebruikt om atomen van een doel te sputteren en deze op het oppervlak van een wafer af te zetten om een ​​dunne film te vormen. In sommige gevallen kan de afgezette film worden behandeld en verbeterd door middel van technieken zoals ultraviolette thermische behandeling (UVTP).

Stap 6: Interconnectie

De geleidbaarheid van halfgeleiders ligt tussen geleiders en niet-geleiders (d.w.z. isolatoren), waardoor we de elektriciteitsstroom volledig kunnen beheersen. Met wafergebaseerde lithografie-, ets- en depositieprocessen kunnen componenten zoals transistors worden gebouwd, maar deze moeten met elkaar worden verbonden om de transmissie en ontvangst van stroom en signalen mogelijk te maken.

Metalen worden gebruikt voor de onderlinge verbinding van circuits vanwege hun geleidbaarheid. Metalen die voor halfgeleiders worden gebruikt, moeten aan de volgende voorwaarden voldoen:

· Lage weerstand: Omdat metalen circuits stroom moeten doorlaten, moeten de metalen daarin een lage weerstand hebben.

· Thermochemische stabiliteit: De eigenschappen van metalen materialen moeten tijdens het metaalverbindingsproces onveranderd blijven.

· Hoge betrouwbaarheid: Naarmate de technologie van geïntegreerde schakelingen zich ontwikkelt, moeten zelfs kleine hoeveelheden metalen verbindingsmaterialen voldoende duurzaamheid hebben.

· Productiekosten: Zelfs als aan de eerste drie voorwaarden wordt voldaan, zijn de materiaalkosten te hoog om aan de behoeften van massaproductie te voldoen.

Bij het interconnectieproces worden hoofdzakelijk twee materialen gebruikt: aluminium en koper.

Aluminium interconnectieproces

Het aluminiumverbindingsproces begint met de afzetting van aluminium, het aanbrengen van fotolak, de belichting en de ontwikkeling, gevolgd door etsen om selectief overtollig aluminium en fotolak te verwijderen voordat het oxidatieproces ingaat. Nadat de bovenstaande stappen zijn voltooid, worden de fotolithografische, ets- en depositieprocessen herhaald totdat de onderlinge verbinding is voltooid.

Naast de uitstekende geleidbaarheid is aluminium ook gemakkelijk te fotolithograferen, etsen en afzetten. Bovendien heeft het lage kosten en een goede hechting aan de oxidefilm. De nadelen zijn dat het gemakkelijk corrodeert en een laag smeltpunt heeft. Om te voorkomen dat aluminium reageert met silicium en verbindingsproblemen veroorzaakt, moeten er bovendien metaalafzettingen worden toegevoegd om aluminium van de wafer te scheiden. Deze afzetting wordt "barrièremetaal" genoemd.

Aluminiumcircuits worden gevormd door afzetting. Nadat de wafel de vacuümkamer is binnengegaan, zal een dunne film gevormd door aluminiumdeeltjes aan de wafel hechten. Dit proces wordt "vapor deposition (VD)" genoemd, en omvat zowel chemische dampafzetting als fysieke dampafzetting.

Koperinterconnectieproces

Naarmate halfgeleiderprocessen geavanceerder worden en de afmetingen van apparaten kleiner worden, zijn de verbindingssnelheid en elektrische eigenschappen van aluminium circuits niet langer toereikend, en zijn er nieuwe geleiders nodig die zowel qua afmetingen als qua kosten voldoen. De eerste reden dat koper aluminium kan vervangen, is dat het een lagere weerstand heeft, wat hogere verbindingssnelheden voor apparaten mogelijk maakt. Koper is ook betrouwbaarder omdat het beter bestand is tegen elektromigratie, de beweging van metaalionen wanneer stroom door een metaal stroomt, dan aluminium.

Koper vormt echter niet gemakkelijk verbindingen, waardoor het moeilijk is te verdampen en van het oppervlak van een wafer te verwijderen. Om dit probleem aan te pakken, in plaats van koper te etsen, deponeren en etsen we diëlektrische materialen, die waar nodig metalen lijnpatronen vormen die bestaan ​​uit sleuven en via's, en vervolgens de bovengenoemde "patronen" vullen met koper om onderlinge verbinding te bereiken, een proces dat "damascene" wordt genoemd. .

Naarmate koperatomen in het diëlektricum blijven diffunderen, neemt de isolatie van laatstgenoemde af en ontstaat er een barrièrelaag die de koperatomen tegen verdere diffusie blokkeert. Op de barrièrelaag wordt vervolgens een dunne koperen kiemlaag gevormd. Deze stap maakt galvaniseren mogelijk, het vullen van patronen met een hoge aspectverhouding met koper. Na het vullen kan het overtollige koper worden verwijderd door metaalchemisch mechanisch polijsten (CMP). Na voltooiing kan een oxidefilm worden afgezet en de overtollige film kan worden verwijderd door middel van fotolithografie en etsprocessen. Het bovenstaande proces moet worden herhaald totdat de koperverbinding is voltooid.

Uit de bovenstaande vergelijking blijkt dat het verschil tussen koperverbinding en aluminiumverbinding is dat het overtollige koper wordt verwijderd door metaal-CMP in plaats van door etsen.

Stap 7: Testen

Het belangrijkste doel van de test is om te verifiëren of de kwaliteit van de halfgeleiderchip aan een bepaalde norm voldoet, om defecte producten te elimineren en de betrouwbaarheid van de chip te verbeteren. Bovendien komen defecte geteste producten niet in de verpakkingsstap terecht, wat helpt om kosten en tijd te besparen. Electronic Die Sorting (EDS) is een testmethode voor wafers.

EDS is een proces dat de elektrische eigenschappen van elke chip in de waferstatus verifieert en daardoor de halfgeleideropbrengst verbetert. EDS kan als volgt in vijf stappen worden verdeeld:

01 Elektrische parameterbewaking (EPM)

EPM is de eerste stap bij het testen van halfgeleiderchips. Bij deze stap wordt elk apparaat (inclusief transistors, condensatoren en diodes) getest dat nodig is voor geïntegreerde halfgeleidercircuits om ervoor te zorgen dat hun elektrische parameters aan de normen voldoen. De belangrijkste functie van EPM is het leveren van gemeten elektrische karakteristieke gegevens, die zullen worden gebruikt om de efficiëntie van halfgeleiderproductieprocessen en productprestaties te verbeteren (niet om defecte producten te detecteren).

02 Waferverouderingstest

Het percentage defecten aan halfgeleiders is afkomstig van twee aspecten, namelijk het percentage fabricagefouten (hoger in de vroege fase) en het percentage defecten gedurende de gehele levenscyclus. Waferverouderingstest verwijst naar het testen van de wafer onder een bepaalde temperatuur en AC/DC-spanning om de producten te ontdekken die mogelijk defecten in een vroeg stadium hebben, dat wil zeggen om de betrouwbaarheid van het eindproduct te verbeteren door potentiële defecten te ontdekken.

03 Detectie

Nadat de verouderingstest is voltooid, moet de halfgeleiderchip met een sondekaart op het testapparaat worden aangesloten. Vervolgens kunnen de temperatuur-, snelheids- en bewegingstests op de wafer worden uitgevoerd om de relevante halfgeleiderfuncties te verifiëren. Zie de tabel voor een beschrijving van de specifieke teststappen.

04 Reparatie

Reparatie is de belangrijkste teststap, omdat sommige defecte chips kunnen worden gerepareerd door de problematische componenten te vervangen.

05 Puntjes

De chips die de elektrische test niet hebben doorstaan, zijn in de voorgaande stappen uitgezocht, maar moeten nog steeds worden gemarkeerd om ze te onderscheiden. In het verleden moesten we defecte chips markeren met speciale inkt om ervoor te zorgen dat ze met het blote oog konden worden geïdentificeerd, maar nu sorteert het systeem ze automatisch op basis van de testgegevenswaarde.

Stap 8: Verpakking

Na de voorgaande verschillende processen zal de wafel vierkante chips van gelijke grootte vormen (ook bekend als "enkele chips"). Het volgende dat u moet doen, is individuele chips verkrijgen door te snijden. De nieuw gesneden chips zijn erg kwetsbaar en kunnen geen elektrische signalen uitwisselen, dus moeten ze apart worden verwerkt. Dit proces omvat het vormen van een beschermend omhulsel buiten de halfgeleiderchip, waardoor ze elektrische signalen met de buitenkant kunnen uitwisselen. Het gehele verpakkingsproces is verdeeld in vijf stappen, namelijk het zagen van wafers, het bevestigen van enkele spanen, de onderlinge verbinding, het vormen en het testen van de verpakking.

01 Waferzagen

Om talloze dicht op elkaar geplaatste spanen uit de wafel te snijden, moeten we eerst de achterkant van de wafel zorgvuldig "malen" totdat de dikte voldoet aan de behoeften van het verpakkingsproces. Na het slijpen kunnen we langs de kraslijn op de wafer snijden totdat de halfgeleiderchip wordt gescheiden.

Er zijn drie soorten wafelzaagtechnologie: messnijden, lasersnijden en plasmasnijden. Het in blokjes snijden van messen is het gebruik van een diamantzaagblad om de wafel te snijden, wat gevoelig is voor wrijvingswarmte en vuil en daardoor de wafel beschadigt. Lasersnijden heeft een hogere precisie en kan gemakkelijk wafels met een dunne dikte of een kleine kraslijnafstand verwerken. Plasma-dicing maakt gebruik van het principe van plasma-etsen, dus deze technologie is ook toepasbaar, zelfs als de afstand tussen de kraslijnen erg klein is.

02 Enkelvoudige wafelbevestiging

Nadat alle chips van de wafer zijn gescheiden, moeten we de individuele chips (enkele wafers) aan het substraat (leadframe) bevestigen. De functie van het substraat is om de halfgeleiderchips te beschermen en hen in staat te stellen elektrische signalen uit te wisselen met externe circuits. Voor het bevestigen van de chips kunnen vloeibare of vaste tapekleefstoffen worden gebruikt.

03 Interconnectie

Nadat we de chip op het substraat hebben bevestigd, moeten we ook de contactpunten van de twee verbinden om elektrische signaaluitwisseling te bewerkstelligen. Er zijn twee verbindingsmethoden die in deze stap kunnen worden gebruikt: draadverbinding met dunne metalen draden en flip-chipverbinding met bolvormige goudblokken of tinblokken. Wire bonding is een traditionele methode en de flip-chip bonding-technologie kan de productie van halfgeleiders versnellen.

04 Vormen

Nadat de verbinding van de halfgeleiderchip is voltooid, is een gietproces nodig om een ​​pakket aan de buitenkant van de chip toe te voegen om de geïntegreerde halfgeleiderschakeling te beschermen tegen externe omstandigheden zoals temperatuur en vochtigheid. Nadat de verpakkingsmal naar behoefte is gemaakt, moeten we de halfgeleiderchip en epoxy-vormmassa (EMC) in de mal plaatsen en afdichten. De verzegelde chip is de uiteindelijke vorm.

05 Verpakkingstest

De chips die hun definitieve vorm al hebben gehad, moeten ook de laatste defecttest doorstaan. Alle voltooide halfgeleiderchips die aan de eindtest deelnemen, zijn voltooide halfgeleiderchips. Ze worden in de testapparatuur geplaatst en stellen verschillende omstandigheden in, zoals spanning, temperatuur en vochtigheid voor elektrische, functionele en snelheidstests. De resultaten van deze tests kunnen worden gebruikt om defecten te vinden en de productkwaliteit en productie-efficiëntie te verbeteren.

Evolutie van verpakkingstechnologie

Naarmate de chipgrootte kleiner wordt en de prestatie-eisen toenemen, hebben verpakkingen de afgelopen jaren veel technologische innovaties ondergaan. Sommige toekomstgerichte verpakkingstechnologieën en -oplossingen omvatten het gebruik van depositie voor traditionele back-end-processen zoals wafer-level packing (WLP), bumping-processen en redisttribution layer (RDL)-technologie, evenals ets- en reinigingstechnologieën voor front-end-verpakkingen. productie van wafels.

Wat is geavanceerde verpakking?

Traditionele verpakkingen vereisen dat elke chip uit de wafel wordt gesneden en in een mal wordt geplaatst. Wafer-level packing (WLP) is een vorm van geavanceerde verpakkingstechnologie, waarbij de chip rechtstreeks op de wafer wordt verpakt. Het proces van WLP is om eerst te verpakken en te testen, en vervolgens alle gevormde chips in één keer van de wafer te scheiden. Vergeleken met traditionele verpakkingen is het voordeel van WLP de lagere productiekosten.

Geavanceerde verpakkingen kunnen worden onderverdeeld in 2D-verpakkingen, 2,5D-verpakkingen en 3D-verpakkingen.

Kleinere 2D-verpakkingen

Zoals eerder vermeld, omvat het hoofddoel van het verpakkingsproces het verzenden van het signaal van de halfgeleiderchip naar buiten, en de op de wafer gevormde bobbels zijn de contactpunten voor het verzenden van invoer-/uitvoersignalen. Deze hobbels zijn onderverdeeld in fan-in en fan-out. De eerste waaiervormig bevindt zich binnen de chip, en de laatste waaiervormig bevindt zich buiten het chipbereik. We noemen het invoer-/uitvoersignaal I/O (invoer/uitvoer), en het aantal invoer/uitvoer wordt I/O-telling genoemd. I/O-telling is een belangrijke basis voor het bepalen van de verpakkingsmethode. Als het I/O-aantal laag is, wordt fan-in-verpakking gebruikt. Omdat de chipgrootte na het verpakken niet veel verandert, wordt dit proces ook wel chip-scale packing (CSP) of wafer-level chip-scale packing (WLCSP) genoemd. Als het I/O-aantal hoog is, wordt meestal gebruik gemaakt van fan-out-verpakkingen en zijn naast bumps ook herverdelingslagen (RDL's) vereist om signaalroutering mogelijk te maken. Dit is een "fan-out wafer-level-verpakking (FOWLP)."

2,5D-verpakking

2.5D-verpakkingstechnologie kan twee of meer soorten chips in één pakket plaatsen, terwijl signalen lateraal kunnen worden gerouteerd, wat de omvang en prestaties van het pakket kan vergroten. De meest gebruikte 2.5D-verpakkingsmethode is om geheugen- en logica-chips in één pakket te plaatsen via een siliciuminterposer. 2.5D-verpakkingen vereisen kerntechnologieën zoals through-silicon vias (TSVs), micro bumps en fine-pitch RDLs.

3D-verpakking

3D-verpakkingstechnologie kan twee of meer soorten chips in één pakket stoppen, terwijl signalen verticaal kunnen worden gerouteerd. Deze technologie is geschikt voor kleinere halfgeleiderchips met een hoger I/O-aantal. TSV kan worden gebruikt voor chips met hoge I/O-aantallen, en wire bonding kan worden gebruikt voor chips met lage I/O-aantallen, en kan uiteindelijk een signaalsysteem vormen waarin de chips verticaal zijn gerangschikt. De kerntechnologieën die nodig zijn voor 3D-verpakkingen omvatten TSV- en micro-bump-technologie.

Tot nu toe zijn de acht stappen van de productie van halfgeleiderproducten "wafelverwerking - oxidatie - fotolithografie - etsen - dunne filmafzetting - onderlinge verbinding - testen - verpakken" volledig geïntroduceerd. Van "zand" tot "chips", de halfgeleidertechnologie voert een echte versie uit van "stenen in goud veranderen".

VeTek Semiconductor is een professionele Chinese fabrikant vanTantaalcarbide coating, Siliciumcarbide coating, Speciaal Grafiet, Siliciumcarbide keramiekEnAndere halfgeleiderkeramiek. VeTek Semiconductor streeft ernaar geavanceerde oplossingen te bieden voor verschillende SiC Wafer-producten voor de halfgeleiderindustrie.

Indien u geïnteresseerd bent in bovenstaande producten, neem dan gerust direct contact met ons op.  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-mail: anny@veteksemi.com